先進封裝行業深度解析：發展條件已具備，高端材料成關鍵

國產替代正當時。

在半導體產業，摩爾定律一直驅動著行業整體向前發展：其核心內容為，集成電路上可以容納的晶體管數目大約每經過18個月到24個月便會增加一倍。換言之，處理器的性能大約每兩年翻一倍，同時價格下降為之前的一半。

然而隨著芯片尺寸逐漸逼近極限，關于摩爾定律失效的質疑聲越來越多，如何延續摩爾定律也成了業界巨頭共同面臨的難題。

對此，有人選擇研發晶體管架構，有人選擇尋找新型材料，還有一種方法是在不縮小尺寸的情況下使用先進封裝技術提高芯片整體性能。

如今先進封裝技術發展到哪里？哪有環節需要重點關注？

在近期國金證券發布的報告《先進封裝發展充要條件已具，關鍵材料國產替代在即》一文里，分析師以高端材料為重點，介紹了先進封裝的最新進展。

以下內容為報告重點內容節選：

先進封裝發展充要條件均已具備

什么是先進封裝：

封裝技術的定義為：在半導體開發的最后階段，將一小塊材料（硅晶芯片，邏輯和存儲器）包裹在支撐外殼中，以防止物理損壞和腐蝕，并允許芯片連接到電路板的工藝技術。

根據定義，封裝的兩大關鍵作用：1）解決芯片如何與外界連接的問題；2）芯片隔絕保護與支撐。

研報認為：先進封裝與傳統封裝對于半導體的作用并無二致，兩者的區別在于在解決芯片與外界連接的問題上關注的重點有所不同。

具體來看：

1、傳統封裝技術變革的重點集中在封裝主體與PCB之間的連接方案，行業解決思路仍然停留在“芯片間通信需要通過PCB走線”的層面。

2、 先進封裝技術變革的重點開始轉向優化芯片主體對外連接方式，最具有代表性的轉變就是芯片傳統對外連接方式從Wire Bonding變成了Flip Chip，這一轉變提高了1級封裝層面連接方式的靈活性，由此延伸出后續的2.5D/3D等高端先進封裝方式。

總結來看，先進封裝就是把芯片間通信問題提升至1級封裝層面的技術。

為什么發展先進封裝

傳統封裝中的芯片間通信需要經過“芯片-載體-PCB板-載體-芯片”一整套完整的流程，其中“載體”可以是TO/DIP形式的引線框架，也可以是BGA形式的封裝基板，但無論是哪種載體、無論載體的性能如何提升，整個芯片通信過程所涉及的層級太多就無法完全解決通信傳輸信號損失的問題。

根據“兩節點之間的傳輸損耗=傳輸距離*單位距離傳輸損耗”，傳統封裝的架構形式要求信號經過的路徑較長，即使大幅度提升載體的性能，效率瓶頸也會很快就達到。

縮短芯片間通信距離能夠大幅度提升整個功能系統效率，SoC的方案將不同芯片功能集成在一顆芯片上，使得芯片間通信在零級封裝就已經完成，通信效率提升到極大水平，因此我們看到過去幾年在摩爾定律的引領下，芯片制程不斷演進，從而使得單芯片上晶體管數量大幅提升。

但隨著多年以來摩爾定律的推進，SoC 方案的發展在設計和制造等方面都遇到了相當大的瓶頸：

1、設計瓶頸，傳統的SoC是將不同類型計算任務的計算單元設計在一塊晶圓上，并且每個計算單元都采用統一的工藝制程，導致SoC芯片上各個單元需要同步進行迭代，這樣不僅會使得系統重構風險高，同時也會使得芯片設計成本越來越高。

2、 制造瓶頸，當前芯片工藝制程尺寸已走向極致（3nm至1nm），而1nm的寬度僅能容納2個硅原子晶格，進一步微縮就將進入量子物理范疇，將面臨量子隧穿效應等問題；

同時SoC擠進更多功能將導致芯片面積較大，從而導致良率難以提升。

除此之外還存在光刻技術難以跟進、單芯片功耗和散熱問題越發突出、存儲帶寬難以跟進等問題，可見 SoC 制造難度正在加速上升。制造難度的提升導致摩爾定律逐步開始失效。

根據IBS的統計，芯片制程下降所帶來的制造成本下降幅度已經逐步收窄，16nm到10nm每10億顆晶體管的成本可降低31%， 而從7nm到5nm僅降低18%、從5nm到3nm僅降低4%。

在傳統封裝效率不足、SoC 又遭遇設計和制造瓶頸的當下，Chiplet 指導方向下的先進封裝方案的發展成為了必然選擇。

Chiplet俗稱“芯粒”，又稱為“小芯片組”，它是將多個功能單元通過封裝而非晶圓制造的方式連接在一起的一種芯片異構手段，Chiplet通過先進封裝的方式來實現，其可有效彌補傳統封裝和 SoC 的缺點。

具體來看：

1、通過1級封裝顯著縮短線路傳輸距離，較傳統封裝大幅度提升效率。

2、 IP復用性高，能夠降低設計成本，提升迭代靈活度。

Chiplet通過將大規模SoC分解為多個小芯粒，則部分芯粒就可以做到模塊化設計，一方面IP可以復用、節省設計成本，另一方面無需整個Chiplet組合統一升級、只需部分性能升級即可達到整體效能升級的作用，提升了迭代的靈活度。

工藝靈活性提升，可有效降低制造難度和成本。

原本SoC上所有功能單元需要采用統一制程來制造，但Chiplet方案下，不同單元芯?？梢苑謩e采用不同的工藝制程制造，可有利于極大地降低芯片方案的制造成本。

因此，研報認為在傳統封裝和 SoC方案瓶頸問題日益突出的當下，先進封裝的方案已經成為了必然的發展方向。

先進封裝發展契機已現，六年復合增速將達 9.8%：

盡管Chiplet優勢明顯，但過去一直受制于產業客觀發展因素，其一是Chiplet互聯標準不統一，其二是先進封裝對封裝行業提出了新的技術要求，良率和產能受限是產業規?；l展的關鍵問題。隨著產業的發展，這兩大問題已經逐漸得到解決。

由此可見，先進封裝已經迎來了快速發展的契機。

根據Yole預測，先進封裝市場在2021~2027年間復合增長率將達到9.81%，至2027年市場規模將達到591億美元，其中受益于AI相關的高速通信領域的發展，2.5D/3D封裝將成為成長最快的板塊，復合增長率將達到13.73%，至2027年市場規模將達到180億美元。

高端材料成關鍵，國產替代進行時

隨著先進封裝技術難度提升、新增多個環節，導致工藝過程中出現了新的材料需求，并且材料 性能對先進封裝工藝的影響程度大幅提升，可以說先進封裝材料成為了支撐先進封裝產業鏈發展的關鍵。

考慮到先進封裝材料的難度高、工藝影響大、國產化率低等特點，分析師認為先進封裝材料是整個產業發展中重要的投資方向。

一、臨時鍵合（Temporary Bonding）：

在傳統封裝中，晶圓在后續劃片、壓焊和封裝之前需要進行背面減薄加工以降低封裝貼裝高度，減小芯片封裝體積，改善芯片的熱擴散效率、電氣性能、機械性能及減小劃片的加工量。

而先進封裝中晶圓減薄主要是為了滿足TSV制造和多片晶圓堆疊鍵合總厚度受限的需求，有效提高芯片制造的效率和成本效益。

由于大尺寸薄化晶圓的柔性和易脆性使其很容易發生翹曲和破損，為了提高芯片制造的良率、加工精度和封裝精度，需要一種支撐系統來滿足苛刻的背面制程工藝。

在此背景下，臨時鍵合與解鍵合技術應運而生。此外，當前在晶圓薄化趨勢持續攀升背景下，臨時鍵合技術普及率不斷提升，進而帶動臨時鍵合膠需求持續增加。

臨時鍵合膠（Temporary Bonding Adhesive，TBA）：是把晶圓和臨時載板粘結在一起的中間層材料，熱穩定性、化學穩定性、粘接強度、機械穩定性、均一性等是臨時鍵合膠的關鍵選擇因素。

臨時鍵合膠的材料性能主要是由基礎黏料的性質決定的，可用作基礎黏料的高分子聚合物材料包括熱塑性樹脂、熱固性樹脂、光刻膠等。

根據新思界產業研究中心發布的《2023-2028年臨時鍵合膠（TBA）行業市場深度調研及投資前景預測分析報告》顯示，2022年全球臨時鍵合膠市場規模約為2.2億美元，同比增長 8.6%。其中受技術發展影響，目前全球市場由美國3M與臺灣達興材料兩家企業占據主導地位，合計市場占有率已超40%，行業集中度較高。

二、RDL（重新布線層，Redistributed layer）

RDL是實現芯片水平方向電氣延伸和互連，面向3D/2.5D 封裝集成以及FOWLP的關鍵技術。

它在芯片表面沉積金屬層和相應的介電層，形成金屬導線，并將IO端口重新設計到新的、更寬敞的區域，形成表面陣列布局，實現芯片與基板之間的連接。

在3D封裝中，如果上下是不同類型的芯片進行堆疊，則需要通過RDL重布線層將上下層芯片的IO進行對準，從而完成電氣互聯。

簡單來說，RDL技術使設計人員能夠以緊湊、高效的方式放置芯片，從而減少器件的整體尺寸。

RDL生產制造中主要用到PSPI、光刻膠、拋光材料、靶材以及一些功能性濕化學品（電鍍液、清洗液、光刻膠剝離液等）。其中大部分品類都是在前道晶圓制造過程中常用的材料。

先進封裝的出現使得前道材料開始應用到后道封裝中，這一高端材料下沉趨勢為競爭追趕者帶來彎道超車機會。

1、感光性聚酰亞胺（PSPI）：RDL核心材料，PSPI因具有優異的力學性能、熱學性能、電學性能等，在半導體封裝中被應用為緩沖層材料及再布線層材料，是關鍵的制程材料和永久材料。

RDL和晶圓表面的鈍化層中介質通常需要光敏絕緣材料來制造，傳統聚酰亞胺需要配合光刻膠使用，采用PSPI工藝流程可大幅簡化。隨著國內集成電路、OLED 面板等產業需求的進一步擴大，國內 PSPI 的市場規模也將持續擴增。

由于 PSPI 行業技術壁壘較高，目前日本和美國企業仍占據全球 PSPI 市場的主導地位。國內方面，鼎龍股份、強力新材等已陸續實現PSPI的國產化突破。

2、光刻膠：先進封裝用光刻膠與晶圓制造過程中使用的光刻膠不同，封裝用光刻膠分辨率一般僅要求為微米級的厚膠、紫外光光源、436nm的g線與365nm的i線。

據集邦咨詢，2022 年全球半導體光刻膠市場規模約26.4億美元，2023年預計下滑6- 9%。目前全球高端半導體光刻膠市場主要被日本和美國公司壟斷，日企全球市占率約 80%，處于絕對領先地位。目前主流廠商包括日本的東京應化、JSR、富士膠片、信越化學、住友化學，以及美國杜邦、歐洲 AZEM 等。

3、CMP材料：先進封裝工藝流程中，化學機械拋光（Chemical Mechanical Polishing，CMP）是RDL、TSV工藝中的關鍵流程，用到的主要材料為拋光液和拋光墊。

根據SEMI數據，2022年全球半導體制造材料約447億美元，拋光液和拋光墊分別占比4%、3%來計算，全球半導體用拋光液和拋光墊的市場空間分別為 18 億美元和13億美元。

拋光液市場中卡博特(Cabot)、Versum Materials、日立(Hitach)、富士美(Fujimi)、陶氏(Dow)等美日龍頭廠商占據全球CMP拋光液市場近80%。

4、靶材：先進封裝工藝流程中，靶材主要用于Bumping工藝中凸點下金屬層及TSV工藝中電鍍種子層的濺射，RDL的電鍍銅中也會有工藝路線選擇濺射鍍Cu，從而用到靶材。

根據SEMI數據，2022年全球半導體制造材料約447億美元，按靶材占比3%來計算，全球半導體用靶材市場空間約為13億美元。其中日本日礦金屬、東曹、美國霍尼韋爾、普萊克斯四家企業便占據了全球約80%的市場份額。

三、凸點制造（Bumping）

凸點制造（Bumping）是封裝技術中關鍵的一環，是芯片能夠實現堆疊的關鍵支撐。

近幾年隨著先進封裝快速發展，從球柵陣列焊球（BGA Ball）到倒裝凸點（FC Bump），再到微凸點（μBump），凸點尺寸也在不斷縮小，技術難度也在不斷升級。

從當前主流的高端新進封裝方案中，我們可以看到 HBM、XPU以及芯片組合整個封裝體對外互連時均需要用到Bumping工藝，可見Bumping在先進封裝工藝中起到關鍵作用。

1、電鍍液：Bumping中重要耗材，國內多家公司開始搶位Bumping技術的核心在于創建微小的金屬凸點（bumps），用于在晶圓和封裝間形成關鍵的電連接。而凸點間距（pitch）的精準控制在Bumping技術中至關重要，因為它直接影響到芯片內部電氣信號的傳輸效率以及整體封裝的密度，是實現高性能和高密度集成電路的關鍵。因此電鍍液在bumping 流程中起到了關鍵作用。

高品質的電鍍液保證了金屬凸點的均勻性和可靠性。特別是在RDL（重布線層）工藝中，Bumping技術用于實現芯片與封裝基板間的精確電連接。同樣地，RDL技術要求高精度的凸點布局以及優異的電氣性能，這些都離不開高性能的電鍍液。

因此，電鍍液不僅決定凸點的形成，也是確保最終產品性能和穩定性的關鍵。

隨著半導體封裝技術的發展，電鍍液在傳統封裝到先進封裝的應用中經歷了顯著變化。在傳統封裝中，電鍍液主要用于形成較大的凸點（通常大于 100μm），以滿足低互連密度（少于1000/mm²）和單層或少層數的封裝要求，這些應用對電鍍液的要求相對較低。

相比之下， 先進封裝技術如3D封裝和系統級封裝（SiP）引入了更加復雜和細致的設計。這些技術要求電鍍液支持更高的精細度，以形成更?。ㄐ∮?0μm）且更密集的金屬凸點（超過 5000/mm²），以適應更高的互連密度和多層（多于單層）的封裝需求。

這些要求不僅提升了電鍍液的技術標準，包括精準的沉積控制和化學穩定性，還增加了電鍍液的整體用量。

因此，在半導體行業向更高性能和更小封裝尺寸的追求下，電鍍液的角色在先進封裝領域變得愈發重要。

在先進封裝的用量及性能需求的帶動下，電鍍液市場有望繼續成長。為滿足高性能和高密度的要求，先進封裝技術向更多層次的封裝和互連層發展。這導致了電子器件內部更多的電鍍涂層需求，從而增加了電鍍液的使用。

先進封裝通常涉及多層堆疊，包括多個互連層和封裝層。每層都需要電鍍工藝來確保良好的電連接和信號傳輸，增加了電鍍液的用量。

同時，先進封裝技術追求更高的互連密度，以實現更小的封裝尺寸和更高的性能。其要求更復雜的電鍍工藝以適應更多的互連通道，進一步增加了電鍍液的需求。

根據Techcet 2023年8月預測數據顯示，2023年全球電鍍化學品市場規模將達9.92億美元，2027 年全球電鍍化學品市場規模有望達 10.47 億美元。

目前主要玩家仍以海外為主，國內多家公司開始布局。

2、封裝基板：Bumping是廣義先進封裝區別于傳統封裝的顯著特征，該技術方法的推出使得芯片外延引腳數得以大幅提升，鍵合間距也向著更小的方向發展，這也就對作為過渡層的載板的線寬線距提出更高的要求。

對比傳統封裝和先進封裝中形態最接近的兩種封裝形式WB BGA和FC BGA 可以看到，FC BGA的線寬線距能夠達到 8~12um，而WB GBA最低僅能夠達到25um，可見隨著先進封裝市場的鋪開，封裝基板作為關鍵的支撐材料也將迎來升級機會。

封裝基板是封裝材料中重要的組成部分，先進封裝帶動快速增長。封裝基板作為1級封裝和2級封裝之間的連接層，其是整個封裝制造中成本耗用最高的材料。

根據yole數據，FC BGA的成本結構中有50%來自封裝基板，可見該材料的重要性。也正因如此，先進封裝的發展帶動了封裝基板顯著增長，從2017年以來封裝基板的成長速度顯著高于其他 PCB板類型，并且代表廣義先進封裝的FC類型基板的增速也相較傳統封裝所用的封裝基板要高，預計未來封裝基板市場能夠保持 8%以上的復合增速，至 2026 年全球封裝基板市場空間將達到214億美元。

先進封裝對封裝基板的技術要求提高體現在線寬線距持續15/15um以下演進，原用于普通多層PCB的減成法工藝將不再適用，當前先進封裝所用的高端封裝基板普遍采用半加成法工藝制造，半加成法這種工藝和傳統減成法最大的不同點就在于，不再通過現成銅箔疊層蝕刻的方式去做出線路，而是通過選擇性化學沉銅/鍍銅形成目標線路。

這樣的工藝方式雖然省去蝕刻所帶來的側蝕問題，但對于沉銅/鍍銅工藝的要求卻急劇上升，在制造過程中需要解決的問題包括但不限于銅線路與低粗糙度的樹脂層的結合力問題、鍍銅的均勻性問題、疊孔之前的連通性問題、精細電路閃蝕等問題，技術上的挑戰陡升。

在這樣的技術壁壘壓力下，全球封裝基板主要由海外廠商壟斷，特別是技術難度較高的半加成法/改進型半加成法難見國內廠商身影，我們按照2022年國內已上市的兩大封裝基板廠商營收數據測算，全球封裝基板市場國產化率僅個位數，可見國產化率低、國產替代空間大。

四、硅通孔技術（Through Silicon Via，TSV）

硅通孔技術（Through Silicon Via，TSV）是通過導穿硅晶圓或芯片實現多層垂直互連的技術。目前TSV技術主要應用于3個方向，即垂直背面連接、2.5D封裝、3D封裝。

其中，垂直背面連接主要應用在CIS、SiGe 功率放大器，技術難度相對較低；

2.5D中TSV的應用體現在中介層（interposer）的硅通孔制作，服務于用作多芯片間（例如GPU與存儲之間）水平連接的載體，技術難度較高；

3D封裝中TSV技術的應用體現在芯片上直接進行硅通孔制作，目前常見于高帶寬存儲芯片（如 HBM），技術難度高。

從當前主流的高端先進封裝方案來看，中介層和芯片內部硅通孔技術都已經得到廣泛的應用，特別是在解決高帶寬存儲（存儲間通信）、存儲與算力芯片間通信的問題上起到關鍵作用。

最后，記得關注微信公眾號：鎂客網（im2maker），更多干貨在等你！