被人笑話的三星3nn，搞出全球首顆GAA芯片

就在幾天前，三星電子創造了半導體史上一個“不光彩”的記錄——有韓媒爆料稱，三星自家的Exynos 2500 ...

就在幾天前，三星電子創造了半導體史上一個“不光彩”的記錄——有韓媒爆料稱，三星自家的Exynos 2500 芯片目前良率略低于 20%，而在試生產該處理器時，最后統計出的良率竟然為0%。

緊接著，知名分析師郭明錤在其個人社交媒體上表示，Exynos 2500芯片良率因低于預期而無法出貨，高通將成為三星Galaxy S25系列機型的獨家SoC供應商，這也佐證了前面提到的“離譜”數據。

事實上，此前已經有多篇報道提到了臺積電3nm工藝產能吃緊，直接原因就是三星3nm工藝良品率過于拉胯，無法滿足客戶要求。但對于投入了近1160億美元的3nm項目來說，“20%良率”這個數據還是讓人感到懷疑。

對此，三星在最新聲明中否認了外界傳聞，表示：三星于 2022 年全球首次量產3nm GAA工藝之后，第二代3nm工藝性能穩定，且產量已步入正軌。

同時，在昨天的新品發布會上，三星掏出了全球首顆基于GAA工藝的產品——Exynos W1000，代表著先進芯片制程正式從FinFET邁向了GAA。

雖然只是一塊顆可穿戴設備芯片，但這次Exynos W1000帶來的升級非常多。

與上一代Exynos W930相比，Exynos W1000采用了全新的“1+4”設計，擁有五個內核，分別是1個Cortex -A78大核和4個Cortex-A55。

三星聲稱，與Exynos W930相比，新CPU單核性能快3.4倍，多核性能快3.7倍，應用程序啟動時間快2.7倍，并且切換速度更快。

這是安卓手表首次用上了大核，雖然性能上還是比不過Apple Watch，但代表未來的安卓手機可以支持更多功能。

除了性能上有顯著提升外，Exynos W1000采用了扇出面板級封裝（FOPLP），這是一種使用廉價矩形基板代替傳統圓形晶圓的封裝技術，目的是在每個晶圓上放置更多的芯片并降低封裝成本。

另外，Exynos W1000還同時采用SiP（系統級封裝）、ePoP封裝（上嵌入式封裝），集成了電源管理芯片、DRAM、NAND存儲芯片，足以看出其集成度之高。

最后就是這塊芯片最大的亮點——GAA工藝（Gate-All-Around，全環繞柵極晶體管）。

要在指甲蓋大小的芯片里塞下數百億個晶體管，聽上去就如同天方夜譚，但工程師們總能想出新辦法。其中一種思路就是將晶體管像積木一樣堆疊起來，那么就能有效減少電路的占位面積，晶體管的密度就能翻倍，而GAA工藝就是由三星主推的堆疊工藝。

與之類似的還有臺積電主導的nanosheet工藝以及英特爾主導的nanowire工藝，雖然名字各不相同，但設計思路和GAA工藝大同小異，它們不僅可以解決晶體管密度問題，還可以解決FinFET工藝在2nm節點會出現的高溫以及漏電（leakage）現象。

聽上去思路很“簡單”，事實上想做出來真不簡單。

三星在10nm時代就提出了這個想法，并計劃在2022年的3nm節點引入GAA結構，但結果到了2024年才算拿出了成品芯片，并且只是一顆可穿戴設備芯片。

讓我們回到GAA工藝本身，由于三星并沒有使用納米線這樣的“行業標準”，而是使用了比導線更寬的片狀結構，因此他們創造了一種全新的MOSFET 架構MBCFET（multi-bridgechannelFET）。

三星宣稱，MBCFET可以控制片寬來連續調整溝道寬度，并且讓器件的所有四個側面都可以充當通道

但難點在于，這種納米片需要反復開槽、器件間距需要精確控制，因此在材料、工藝方面的難度于步驟都大幅增加。最終，由于金屬柵極和氧化層的層積厚度很難控制，導致各層厚度不均，影響了整體良率。

想要直接提高良率的方式，靠的是Foundry（代工廠）的技術實力，但奈何三星Foundry的技術實力遠遠不及臺積電，自然就無法將良率提升上去。

另外，在3nm節點，臺積電已經將FinFET的性能挖掘到盡頭，或許在晶體管密度上比不了三星GAA，但至少良率上不會像三星一樣翻車。

因此，三星在可穿戴設備芯片上搶發第二代3nmGAA工藝，最大目的還是想降低外界的質疑聲。

最后，記得關注微信公眾號：鎂客網（im2maker），更多干貨在等你！